• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    一種化合物半導體裝置之實施例包括：一基材；一氮化物化合物半導體堆疊結構，其係形成在該基材上或上方；及，一閘極電極、一源極電極與一汲極電極，其等係形成在該化合物半導體堆疊結構上或上方。在一平面圖中位在該閘極電極與該汲極電極間之一凹部係形成在該化合物半導體堆疊結構之一表面上。
    公开号:TW201324773A
    申请号:TW101139283
    申请日:2012-10-24
    公开日:2013-06-16
    发明作者:Kozo Makiyama
    申请人:Fujitsu Ltd；
    IPC主号:H01L21-00
    专利说明:
    化合物半導體裝置及其製造方法 發明領域
    在此說明之實施例係有關於一種化合物半導體裝置及其製造方法等。 發明背景
    在使用一化合物半導體裝置，特別是含有例如GaN之高氮化物之高電子遷移率電晶體(HEMT)的一高功率及高頻率裝置中，由於一電流崩潰造成導通電阻之增加成為一問題是已知的。該電流崩潰係由於在一閘極電極之一汲極側邊緣附近之一電場集中等而產生。因此，已研究出被稱為一場板之導電膜與一源極電極連接的一結構，以減少由該電流崩潰造成之導通電阻增加且進一步減少一輸出電流之降低。該場板有時被稱為一源極壁。在這結構中，該場板由該源極電極通過閘極電極之上方，且延伸至一在該閘極電極與該汲極電極之間的任意位置之上方，並且一接地電位施加至該源極電極及該場板。依據該結構，可控制在該閘極電極與該汲極電極之間的電場集中，且降低在該閘極電極之汲極側邊緣的電場強度。因此可抑制該電流崩潰。它對於用於通訊之一高頻率及高功率裝置等是特別有效的。
    然而，雖然電流崩潰減少，但是另一方面，在使用一場板之習知HEMT中，一增益亦降低。
    專利文獻1：日本公開專利第2001-60684號公報 發明概要
    該實施例之一目的是提供一種可以獲得一高增益同時抑制一電流崩潰之化合物半導體裝置及其製造方法。
    依據該等實施例之一方面，一種化合物半導體裝置包括：一基材；一氮化物化合物半導體堆疊結構，其係形成在該基材上或上方；及，一閘極電極、一源極電極與一汲極電極，其等係形成在該化合物半導體堆疊結構上或上方。在一平面圖中位在該閘極電極與該汲極電極間之一凹部係形成在該化合物半導體堆疊結構之一表面上。
    依據該等實施例之另一方面，一種製造化合物半導體裝置之方法包括：在一基材上或上方形成一氮化物化合物半導體堆疊結構；在該化合物半導體堆疊結構上或上方形成一閘極電極、一源極電極與一汲極電極；及，在該化合物半導體堆疊結構之一表面上形成一凹部，且該凹部係在一平面圖中位在該閘極電極與該汲極電極間。 圖式簡單說明
    圖1是顯示一參考例之一結構的截面圖；圖2A是顯示依據一第一實施例之一化合物半導體裝置之一結構的截面圖；圖2B是顯示依據第一實施例之化合物半導體裝置之一配置的圖；圖3A至圖3M是顯示依製程順序製造依據第一實施例之一方法的截面圖；圖4是顯示依據一第二實施例之一化合物半導體裝置之一結構的截面圖；圖5A至圖5D是顯示依製程順序製造依據第二實施例之一方法的截面圖；圖6是顯示依據一第三實施例之一化合物半導體裝置之一結構的截面圖；圖7是顯示依據一第四實施例之一化合物半導體裝置之一結構的截面圖；圖8A至圖8K是顯示依製程順序製造依據第四實施例之一方法的截面圖；圖9是顯示依據一第五實施例之一化合物半導體裝置之一結構的截面圖；圖10是顯示依據一第六實施例之一化合物半導體裝置之一結構的截面圖；圖11是顯示當一MIS結構應用於第五實施例時獲得之一結構的截面圖；圖12是顯示當一MIS結構及一閘極凹部應用於第二實施例時獲得之一結構的截面圖；圖13是顯示依據一第七實施例之一獨立封裝體之圖；圖14是顯示依據一第八實施例之一功率因子修正(PFC)電路之配線圖；圖15是顯示依據一第九實施例之一電源供應設備之配線圖；圖16是顯示依據一第十實施例之一高頻放大器之配線圖；圖17A至圖17C係顯示一第一實驗之結果的圖；及圖18A至圖18C係顯示一第一實驗之結果的圖。 較佳實施例之詳細說明
    發明人研究有關一增益在一習知HEMT中降低之原因。因此，發明人發現按照存在與一源極電極114s連接之一場板116作為圖1所示之一參考例，在該場板116與一閘極電極113之間的一寄生電容Cgs及在該場板116與一汲極電極114d之間的一寄生電容Cds增加，且這導致增益降低。
    請注意在該參考例中，一緩衝層112a、一電子輸送層112b、一電子供應層112c及一表面層112d形成在一基材111上。二維電子氣體(2DEG)存在邊界附近，且該電子供應層112c在該電子輸送層112b中。界定一作用區域之一元件隔離區域118形成在該緩衝層112a、該電子輸送層112b、該電子供應層112c及該表面層112d上。暴露該電子供應層112c之凹部131s與131d形成在該表面層112d中，該源極電極114s形成在該凹部131s中，且該汲極電極114d形成在該凹部131d中。此外，形成一覆蓋該表面層112d、該源極電極114s及該汲極電極114d之絕緣膜119。一開口133形成在該絕緣膜119中之該源極電極114s與該汲極電極114d之間的一大致中間位置。一透過該開口133與該表面層112d接觸之閘極電極113形成在該絕緣膜119上。此外，一覆蓋該閘極電極113之絕緣膜115形成在該絕緣膜119上。該場板116與該源極電極114s連接，且形成在該絕緣膜115上。
    發明人依據上述知識認真地研究，且終至構成下述實施例。 (第一實施例)
    首先，說明一第一實施例。圖2A是顯示依據第一實施例之以GaN為主之HEMT(化合物半導體裝置)之結構的截面圖。
    在第一實施例中，例如，一緩衝層12a、一電子輸送層12b、一電子供應層12c及一表面層12d形成在一半絕緣SiC基材之一基材11等上或上方，如圖2A所示。該緩衝層12a、該電子輸送層12b、該電子供應層12c及該表面層12d係包括在一氮化物化合物半導體堆疊結構12。該緩衝層12a及該電子輸送層12b是其中未摻雜，例如，雜質之GaN層(i-GaN層)，且其總厚度是大約3μm。該緩衝層12a防止存在該基材11之一表面之一晶格缺陷擴散至該電子輸送層12b。該電子供應層12c係，例如，一n型AlGaN層(n-AlGaN層)，且其總厚度是大約10nm。該表面層12d係，例如，一n型GaN層(n-GaN層)，且其總厚度是等於或小於10nm。二維電子氣體(2DEG)存在邊界附近且該電子供應層12c在該電子輸送層12b中。
    此外，界定一作用區域之一元件隔離區域18形成在該緩衝層12a、該電子輸送層12b、該電子供應層12c及該表面層12d上。暴露該電子供應層12c之凹部31s與31d形成在該表面層12d中，一源極電極14s形成在該凹部31s中，且一汲極電極14d形成在該凹部31d中。此外，形成一覆蓋該表面層12d、該源極電極14s及該汲極電極14d之絕緣膜19。例如，一氮化矽膜形成為該絕緣膜19，且例如，其厚度是大約50nm。一開口33形成在該絕緣膜19中之該源極電極14s與該汲極電極14d之間的一大致中間位置。一透過該開口33與該表面層12d接觸之閘極電極13形成在該絕緣膜19上。此外，一覆蓋該閘極電極13之絕緣膜15形成在該絕緣膜19上。請注意該閘極電極13不一定位在該源極電極14s與該汲極電極14d之間的一中央。
    在該實施例中，通過在一平面圖中該汲極電極14d與該閘極電極13之間之一凹部32形成在該表面層12d之一表面上。
    如上構成之以GaN為主之HEMT中，該凹部32係形成在該表面層12d之表面上，且因此，不僅一空乏層41分散在該閘極電極13附近，而且一空乏層42亦分散在該凹部32附近，如圖2A所示。因此，在一平面圖中，一電場集中區域形成該閘極電極13與該汲極電極14d之間。因此，不僅在該閘極電極13附近而且亦在該凹部32附近產生電位下降，且在該閘極電極13附近之電場強度降低。因此，減少由於該閘極電極13之電子捕捉造成之該空乏層41擴散，且抑制電流崩潰。如上所述，依據本實施例，即使未設置一場板，亦可抑制該電流崩潰。該場板不存在，因此可避免該寄生電容Cgs及該寄生電容Cds，且可獲得高增益。
    當由該基材11之一表面側觀看時，一配置係，例如，如圖2B所示。即，該閘極電極13、該源極電極14s及該汲極電極14d之平面形狀為梳齒形，且該等源極電極14s及該等汲極電極14d係交錯地設置。此外，該凹部32係形成為在一平面圖中以一平行於該閘極電極13及該汲極電極14d之方向延伸在該閘極電極13與該汲極電極14d之間，且一在該閘極電極13與該汲極電極14d之間的區域被在由該元件隔離區域18界定之元件區域中的凹部32分成兩部份。多數閘極電極13係共同地互相連接，多數源極電極14s係共同地互相連接，且多數汲極電極14d係共同地互相連接。藉由應用如上所述之一多指閘極結構，可改善一輸出。
    接著，說明一製造第一實施例之以GaN為主之HEMT之方法。圖3A至圖3M是顯示以製程順序製造依據第一實施例之以GaN為主之HEMT的方法。
    首先，藉由例如一金屬有機化學蒸氣沈積(MOCVD)法在例如一半絕緣SiC基材之基材11上或上方磊晶地成長該緩衝層12a、該電子輸送層12b、該電子供應層12c及該表面層12d，如圖3A所示。該緩衝層12a、該電子輸送層12b、該電子供應層12c及該表面層12d係包括在該化合物半導體堆疊結構12中。
    接著，將Ar選擇性地注入該化合物半導體堆疊結構12，且因此，界定該作用區域之元件隔離區域18形成在該化合物半導體堆疊結構12中且在該基材11之一表面層部份中，如圖3B所示。
    然後，在該化合物半導體堆疊結構12上形成一抗蝕圖案21，且該抗蝕圖案21在欲形成該源極電極之一區域及在欲形成該汲極電極之一區域具有多數開口21a，如圖3C所示。
    接著，使用惰性氣體及例如Cl2氣體之氯氣且以該抗蝕圖案21作為一遮罩實施該表面層12d之乾式蝕刻，以因此在該表面層12d中形成該等凹部31s，如圖3D所示。請注意就該等凹部31s與31d之深度而言，可留下該表面層12d之一部份或可移除該電子供應層12c之一部份。即，該等凹部31s與31d之深度不一定與該表面層12d之厚度一致。
    接著，在該凹部31s中形成該源極電極14s，且在該凹部31d中形成該汲極電極14d，如圖3E所示。當該源極電極14s及該汲極電極14d形成時，例如，先藉由一蒸氣沈積法形成一Ti層，且藉由一蒸氣沈積法在該Ti層上形成一Al層。該Ti層之厚度是大約20nm，且該Al層之厚度是大約200nm。與該Ti層及形成在該Ti層上之Al層一起移除用以形成該等凹部31s與31d之抗蝕圖案21。即，例如，該蒸氣沈積及剝離技術係用以形成該源極電極14s及該汲極電極14d。接著，在大約550℃實施一熱處理，且因此該源極電極14s及該汲極電極14d與該化合物半導體堆疊結構12之表面(該電子供應層12c之一表面)歐姆接觸。請注意一用以剝離之抗蝕圖案可與用以形成該等凹部31s與31d之抗蝕圖案21不同。例如，可使用具有一屋簷結構之抗蝕層。
    然後，在該化合物半導體堆疊結構12、該源極電極14s及該汲極電極14d上形成一抗蝕圖案22，如圖3F所示。例如，使用由Sumitomo Chemical股份有限公司製造之PFI-32作為該抗蝕圖案22之材料。此外，當形成該開口22a時實施一紫外線曝光以便曝光，且例如，使用由Tokyo OhkaKogyo股份有限公司製造之NMD-W作為一顯影溶液。
    接著，實施一乾式蝕刻且以該抗蝕圖案22作為一遮罩以藉此在該表面層12d之表面形成該凹部32，如圖3G所示。例如，在這乾式蝕刻中使用Cl2氣體。該凹部32之寬度係，例如，大約500nm。在形成該凹部32後移除該抗蝕圖案22。
    然後，在該化合物半導體堆疊結構12之整個表面上形成覆蓋該源極電極14s及該汲極電極14d之該絕緣膜19，如圖3H所示。例如，藉由一電漿CVD法形成一氮化矽(SiN)膜作為該絕緣膜19。
    接著，在該絕緣膜19上形成一抗蝕圖案23，且該抗蝕圖案23在欲形成用於該閘極電極之一開口之一區域具有一開口23a，如圖3I所示。例如，使用由Sumitomo Chemical股份有限公司製造之PFI-32作為該抗蝕圖案23之材料。此外，當形成該開口23a時實施一紫外線曝光以便曝光，且例如，使用由Tokyo Ohka Kogyo股份有限公司製造之NMD-W作為一顯影溶液。實施一乾式蝕刻且以該抗蝕圖案23作為一遮罩以藉此在該絕緣膜19中形成該開口33。例如，在這乾式蝕刻中使用SF6氣體。該開口33之寬度係，例如，大約600nm。在形成該開口33後移除該抗蝕圖案23。
    然後，在該絕緣膜19上形成具有用於該閘極電極之一開口24a的一抗蝕圖案24及具有比該開口24a窄之一開口25a的一抗蝕圖案25，如圖3J所示。例如，使用(例如，由在美國之Micro-Chem公司製造之)聚甲基戊二醯亞胺(PMGI)作為該抗蝕圖案24之材料，且例如，使用由Sumitomo Chemical股份有限公司製造之PFI-32作為該抗蝕圖案25之材料。此外，當形成該開口24a與25a時實施一紫外線曝光以便曝光，且例如，使用由Tokyo Ohka Kogyo股份有限公司製造之NMD-W作為一顯影溶液。該開口25a之寬度係，例如，大約1.5μm。藉由如上所述之程序獲得一屋簷結構之多層抗蝕層。
    接著，在該絕緣膜19上形成該閘極電極13，且該閘極電極13係透過該開口33與該表面層12d接觸之閘極電極13接觸，如圖3K所示。當形成該閘極電極13時，例如，藉由一蒸氣沈積法形成一Ni層，且藉由一蒸氣沈積法在該Ni層上形成一Au層。該Ni層之厚度是大約10nm，且該Au層之厚度是大約300nm。
    然後，以一經加熱之有機溶劑，與該Ni層及形成在該Ni層上之Au層一起移除該等抗蝕圖案24與25，如圖3L所示。即，例如，該蒸氣沈積及剝離技術亦用以形成該閘極電極13。
    然後，在該絕緣膜19上形成覆蓋該閘極電極13之該絕緣膜15，如圖3M所示。例如，藉由一電漿CVD法形成一氮化矽(SiN)膜作為該絕緣膜15。
    依需要形成一保護膜，多數配線等，以藉此完成該以GaN為主之HEMT(半導體裝置)。
    請注意該凹部32之深度沒有特別限制，但較佳的是該表面層12d留在該凹部32之底部。當該表面層12d未留在該凹部32之底部時，即，當該凹部32到達該電子供應層12c時，有可能會產生該電子供應層12c之表面之變化等，且如果產生變化，有時會產生一電荷之阱階。當該表面層12d留在該凹部32之底部時，可抑制該阱階之產生以進一步改善電流崩潰。 (第二實施例)
    接著，說明一第二實施例。圖4是顯示依據第二實施例之以GaN為主之HEMT(化合物半導體裝置)之結構的截面圖。
    在第二實施例中，在該表面層12d上形成深度互相不同之兩凹部32a與32b，如圖4所示。請注意該等凹部32a與32b係與該凹部32相同地形成為在一平面圖中以一平行於該閘極電極13及該汲極電極14d之方向延伸在該閘極電極13與該汲極電極14d之間。該等凹部32a與32b係在一連接該閘極電極13及該汲極電極14d之方向上互相連接。定位在該汲極電極14d側之凹部32a比定位在該閘極電極13側之凹部32b深。該等凹部32a與32b之組合可被視為具有多數階部之一凹部，且該等階部之深度在連接該閘極電極13及該汲極電極14d之方向上互相不同。其他構造與第一實施例相同。
    依據如上所述之第二實施例，與第一實施例比較，該空乏層42之梯度是緩和的，如圖4所示。因此，與第一實施例比較，該電場之梯度緩和地改變。當該電場之梯度相當陡峭時，有時電子會被存在該化合物半導體堆疊結構12之周邊之該化合物半導體堆疊結構12之表面等的阱捕捉，且這會造成導通電阻增加。另一方面，依據第二實施例，可抑制如上所述之電子捕捉及導通電阻增加。
    接著，說明一製造第二實施例之以GaN為主之HEMT之方法。圖5A至圖5D是顯示以製程順序製造依據第二實施例之以GaN為主之HEMT的方法。
    首先，與第一實施例(圖3E)相同地實施到形成該源極電極14s及該汲極電極14d為止之程序。然後，在該化合物半導體堆疊結構12、該源極電極14s及該汲極電極14d上形成一抗蝕圖案26，且該抗蝕圖案26在欲形成該等凹部32a與32b之一區域具有一開口26a，如圖5A所示。例如，使用由Sumitomo Chemical股份有限公司製造之PFI-32作為該抗蝕圖案26之材料。此外，當形成該開口26a時實施一紫外線曝光以便曝光，且例如，使用由Tokyo Ohka Kogyo股份有限公司製造之NMD-W作為一顯影溶液。
    接著，實施一乾式蝕刻且以該抗蝕圖案26作為一遮罩以藉此在該表面層12d之表面形成一凹部32b'，如圖5B所示。例如，在這乾式蝕刻中使用Cl2氣體。該凹部32b'之寬度係，例如，大約1000nm。在形成該凹部32b'後移除該抗蝕圖案26。
    然後，在該化合物半導體堆疊結構12、該源極電極14s及該汲極電極14d上形成一抗蝕圖案27，且該抗蝕圖案27在欲形成該凹部32a之一區域具有一開口27a，如圖5C所示。例如，使用由Sumitomo Chemical股份有限公司製造之PFI-32作為該抗蝕圖案27之材料。此外，當形成該開口27a時實施一紫外線曝光以便曝光，且例如，使用由Tokyo Ohka Kogyo股份有限公司製造之NMD-W作為一顯影溶液。
    接著，實施一乾式蝕刻且以該抗蝕圖案27作為一遮罩以藉此使該凹部32b'較深且形成該凹部32a，如圖5D所示。例如，在這乾式蝕刻中使用Cl2氣體。該凹部32a之寬度係，例如，大約500nm。在形成該凹部32a後移除該抗蝕圖案27。該凹部32b'之剩餘部份是該凹部32b。
    接著，與第一實施例相同地在形成該絕緣膜19後實施該等程序。因此完成該以GaN為主之HEMT(半導體裝置)。
    如上所述，例如，藉由實施該抗蝕遮罩之形成及該乾式蝕刻兩次等形成該等凹部32a與32b，而不是形成該凹部32，以製造依據第二實施例之化合物半導體裝置。
    請注意該凹部32a與32b之深度沒有特別限制，但較佳的是該表面層12d留在比該凹部32b深之該凹部32a的一底部。當該表面層12d未留在該凹部32a之底部時，即，當該凹部32a到達該電子供應層12c時，有可能會產生該電子供應層12c之表面之變化等，且如果產生變化，有時會產生一電荷之阱階。當該表面層12d留在該凹部32a之底部時，可抑制該阱階之產生以進一步改善電流崩潰。 (第三實施例)
    接著，說明一第三實施例。圖6是顯示依據第二實施例之以GaN為主之HEMT(化合物半導體裝置)之結構的截面圖。
    在第三實施例中，在該表面層12d上形成兩凹部32c與32d，如圖6所示。請注意該等凹部32c與32d係與該凹部32相同地形成為在一平面圖中以一平行於該閘極電極13及該汲極電極14d之方向延伸在該閘極電極13與該汲極電極14d之間。該等凹部32c與32d係在一連接該閘極電極13及該汲極電極14d之方向上互相分開。該等凹部32c與32d之組合可被視為包括在連接該閘極電極13及該汲極電極14d之方向上分成多數段的一凹部。其他構造與第一實施例相同。
    依據如上所述之第三實施例，與第一實施例比較，該空乏層42之梯度是緩和的，如圖6所示。因此，依據第三實施例，可與第二實施例相同地抑制電子捕捉及導通電阻增加。
    請注意，例如，可形成該等凹部32c與32d而不是該凹部32以製造依據第三實施例之化合物半導體裝置。該等凹部32c與32d之深度可互相相同或互相不同。當該等凹部32c與32d之深度互相相同時，形成該抗蝕遮罩、該乾式蝕刻等之次數可與形成該凹部32時相同為一次。 (第四實施例)
    接著，說明一第四實施例。圖7是顯示依據第四實施例之以GaN為主之HEMT(化合物半導體裝置)之結構的截面圖。
    在該表面層12d中包括一下層12d1、一中間層12d2及一上層12d3，如圖7所示。該下層12d1係，例如，一未摻雜雜質之GaN層(i-GaN層)。該中間層12d2係，例如，一未摻雜雜質之AlGaN層(i-AlGaN層)。該上層12d3係，例如，一未摻雜雜質之GaN層(i-GaN層)。
    與該第二實施例相同地在該表面層12d上形成深度互相不同之兩凹部32a與32b。該凹部32a之深度係，例如，比該上層12d3及該中間層12d2之總厚度大，且比上層12d3、該中間層12d2及該下層12d1之總厚度小。此外，該凹部32b之深度係，例如，實質等於該上層12d3及該中間層12d2之總厚度相等。
    此外，在該上層12d3及該中間層12d2中形成一閘極凹部34，且該閘極電極13係透過該閘極凹部34與該下層12d1接觸。其他構造與第一實施例相同。
    在如上所述地構成之以GaN為主之HEMT中，與第二實施例比較，由於包括在該表面層12d中之該下層12d1、該中間層12d2及該上層12d3之影響，在該等凹部32a與32b下方與在其周邊之表面電阻的差為大。因此，由該空乏層42造成之電壓降更容易產生。因此，依據第四實施例，可藉由將電場有效地集中在該凹部32a與32b之下方而進一步抑制電流崩潰。
    請注意第四實施例之表面層12d可應用於第一實施例及第三實施例。
    接著，說明一製造第四實施例之以GaN為主之HEMT之方法。圖8A至圖8K是顯示以製程順序製造依據第四實施例之以GaN為主之HEMT的方法。
    首先，藉由例如一MOCVD法在例如一半絕緣SiC基材之基材11上或上方磊晶地成長該緩衝層12a、該電子輸送層12b、該電子供應層12c、該下層12d1、該中間層12d2及該上層12d3，如圖8A所示。該下層12d1、該中間層12d2及該上層12d3係包括在該表面層12d中，且該緩衝層12a、該電子輸送層12b、該電子供應層12c及該表面層12d係包括在該化合物半導體堆疊結構12中。
    接著，將Ar選擇性地注入該化合物半導體堆疊結構12，且因此，界定該作用區域之元件隔離區域18形成在該化合物半導體堆疊結構12中且在該基材11之一表面層部份中，如圖8B所示。
    然後，與第一實施例相同地形成該源極電極14s及該汲極電極14d，如圖8C所示。
    接著，在該化合物半導體堆疊結構12、該源極電極14s及該汲極電極14d上形成一抗蝕圖案26，且該抗蝕圖案26在欲形成該等凹部32a與32b之一區域具有一開口26a，如圖8D所示。
    接著，實施該上層12d3及該中間層12d2之一乾式蝕刻且以該抗蝕圖案26作為一遮罩以藉此在該表面層12d之表面形成一凹部32b'，如圖8E所示。該凹部32b'之寬度係，例如，大約1000nm。在形成該凹部32b'後移除該抗蝕圖案26。
    然後，在該化合物半導體堆疊結構12、該源極電極14s及該汲極電極14d上形成一抗蝕圖案27，且該抗蝕圖案27在欲形成該凹部32a之一區域具有一開口27a，如圖8F所示。
    接著，實施該下層12d1之一乾式蝕刻且以該抗蝕圖案27作為一遮罩以藉此使該凹部32b'較深且形成該凹部32a，如圖8G所示。該凹部32a之寬度係，例如，大約500nm。在形成該凹部32a後移除該抗蝕圖案27。該凹部32b'之剩餘部份是該凹部32b。
    然後，在該化合物半導體堆疊結構12之整個表面上形成覆蓋該源極電極14s及該汲極電極14d之該絕緣膜19，如圖8H所示。
    接著，在該絕緣膜19上形成一抗蝕圖案23，且該抗蝕圖案23在欲形成用於該閘極電極之開口之一區域具有一開口23a，如圖8I所示。實施一乾式蝕刻且以該抗蝕圖案23作為一遮罩以藉此在該絕緣膜19中形成該開口33。該開口33之寬度係，例如，大約600nm。
    然後，實施一乾式蝕刻且以該抗蝕圖案23作為一遮罩以藉此在該12d3及該中間層12d2中形成該閘極凹部34，如圖8J所示。在形成該閘極凹部34後移除該抗蝕圖案23。
    接著，與第一實施例相同地形成該閘極電極13及該絕緣膜15。
    依需要形成一保護膜，多數配線等，以藉此完成該以GaN為主之HEMT(半導體裝置)。 (第五實施例)
    接著，說明一第五實施例。圖9是顯示依據第五實施例之以GaN為主之HEMT(化合物半導體裝置)之結構的截面圖。
    在第五實施例中，該閘極凹部34係形成為比第四實施例深，以到達該電子供應層12c之一部份，如圖9所示。其他構造與第四實施例相同。
    在如上所述地構成之以GaN為主之HEMT中，該空乏層41擴散至2DEG存在該電子輸送層12b之表面附近的一區域。因此，該以GaN為主之HEMT可以一較佳模式操作。
    請注意，例如，當形成該閘極凹部34時之一蝕刻時間係比第四實施例長以製造依據第五實施例之化合物半導體裝置。
    此外，第五實施例之閘極凹部34可應用於第一至第三實施例。 (第六實施例)
    接著，說明一第六實施例。圖10是顯示依據第六實施例之以GaN為主之HEMT(化合物半導體裝置)之結構的截面圖。
    在該第一實施例中之該閘極電極13與該化合物半導體堆疊結構12之間形成一削特基(Schottky)-接面。另一方面，該絕緣膜19位在該閘極電極13與該化合物半導體堆疊結構12之間，且該絕緣膜19在第六實施例中作為一閘極絕緣膜。即，該開口33未形成在該絕緣膜19中，且使用一MIS型結構。
    與第一實施例相同地，如上所述地依據第六實施例，亦可抑制電流崩潰同時避免寄生電容增加。
    請注意該絕緣膜19之材料沒有特別限制，但是例如，Si、Al、Hf、Zr、Ti、Ta或W之氧化物、氮化物或氧氮化物是較佳的，且一Al氧化物是特佳的。此外，該絕緣膜19之厚度是2nm至200nm，例如，大約10nm。
    此外，如上所述之MIS型結構可應用於第二至第五實施例。例如，未實施該開口33之形成以獲得包括在如上所述之MIS型結構中之絕緣膜19。當該MIS結構應用於第五實施例時獲得之一結構係顯示在圖11中，且當該MIS結構及該閘極凹部應用於第二實施例時獲得之一結構係顯示在圖12中。 (第七實施例)
    一第七實施例係有關於包括一以GaN為主之HEMT之一化合物半導體裝置的一獨立封裝體。圖13係顯示依據第七實施例之獨立封裝體的圖。
    在第七實施例中，如圖13所示，依據第一至第六實施例中任一實施例之化合物半導體裝置之一HEMT晶片210之一背面係使用一例如焊料之晶粒附接劑234固定在一焊墊233(晶粒墊)。例如一Al線之一線235d之一端係接合於一與該汲極電極14d連接之汲極墊226d，且該線235d之另一端接合於一與該焊墊233一體結合之汲極引線232d。例如一Al線之一線235s之一端係接合於一與該源極電極14s連接之源極墊226s，且該線235s之另一端接合於一與該焊墊233分開之源極引線232s。例如一Al線之一線235g之一端係接合於一與該閘極電極13連接之閘極墊226g，且該線235g之另一端接合於一與該焊墊233分開之閘極引線232g。該焊墊233、該HEMT晶片210等係以一模製樹脂231封裝，以使該閘極引線232g之一部份，該汲極引線232d之一部份，及該源極引線232s之一部份向外突出。
    例如，該獨立封裝體可藉由以下步驟製造。首先，該HEMT晶片210使用一例如焊料之晶粒附接劑234與一引線框之焊墊233接合。接著，利用該等線235g、235d與235s，分別藉由線結合，該閘極墊226g與該引線框之閘極引線232g連接，該汲極墊226d與該引線框之汲極引線232d連接，且該源極墊226s與該引線框之源極引線232s連接。利用該模製樹脂231模製係藉由一轉移模製程序實行。接著切除該引線框。 (第八實施例)
    接著，將說明一第八實施例。第八實施例係有關於一PFC(功率因子修正)電路，且該PFC電路裝設有包括一以GaN為主之HEMT之一化合物半導體裝置。圖14是顯示依據第八實施例之PFC電路之配線圖。
    該PFC電路250包括一開關元件(電晶體)251，一二極體252，一扼流線圈253，電容器254與255，一二極體電橋256，及一AC電源(AC)257。該開關元件251之汲極電極，該二極體252之陽極端子，及該扼流線圈253之一端子互相連接。該開關元件251之源極電極，該電容器254之一端子，及該電容器255之一端子互相連接。該電容器254之另一端子及該扼流線圈253之另一端子互相連接。該電容器255之另一端子及該二極體252之陰極端子互相連接。一閘極驅動器係與該開關元件251之閘極電極連接。該AC257係透過該二極體電橋256連接在該電容器254之兩端子之間。一DC電源(DC)係連接在該電容器255之兩端子之間。在該實施例中，依據第一至第六實施例中任一實施例之化合物半導體裝置係作為該開關元件251使用。
    在製造該PFC電路250之程序中，例如，該開關元件251係藉由例如焊料與該二極體252，扼流線圈253等連接。 (第九實施例)
    以下，將說明一第九實施例。第九實施例係有關於一電源供應設備，且該電源供應設備裝設有包括一以GaN為主之HEMT之一化合物半導體裝置。圖15是顯示依據第九實施例之電源供應設備之配線圖。
    該電源供應設備包括一高電壓一次側電路261，一低電壓二次側電路262，及一配置在該一次側電路261與該二次側電路262之間的變壓器263。
    該一次側電路261包括依據第八實施例之PFC電路250，及連接在該PFC電路250之一電容器255之兩端子之間的一反相電路，且該反相電路可為，例如，一全橋式反相器電路260。該全橋式反相器電路260包括多數(在該實施例中為四個)開關元件264a、264b、264c與264d。
    該二次側電路262包括多數(在該實施例中為三個)開關元件265a、265b與265c。
    在該實施例中，依據第一至第六實施例中任一實施例之化合物半導體裝置係供PFC電路250之開關元件251使用，且供該全橋式反相器電路260之開關元件264a、264b、264c與264d使用。該PFC電路250及該全橋式反相器電路260係該一次側電路261之組件。另一方面，一以矽為主之一般MIS-FET(場效電晶體)係供該二次側電路262之開關元件265a、265b與265c使用。 (第十實施例)
    以下，將說明一第十實施例。該第十實施例係有關於一高頻放大器，且該高頻放大器裝設有包括一以GaN為主之HEMT之一化合物半導體裝置。圖16是顯示依據第十實施例之高頻放大器之配線圖。
    該高頻放大器包括一數位預失真電路271，混合器272a與272b及一功率放大器273。
    該數位預失真電路271補償輸入信號之非直線畸變。該混合器272a混合該非直線畸變已被補償之輸入信號與一AC信號。該功率放大器273包括依據第一至第六實施例中任一實施例的化合物半導體裝置，且放大與一AC信號混合之輸入信號。在該實施例之所示例子中，在該輸出側之信號可藉由該混合器272b在開關時與一AC信號混合，且送回該數位預失真電路271。
    供該化合物半導體堆疊結構使用之化合物半導體層之組成沒有特別限制，且可使用GaN、AlN、InN等。又，亦可使用GaN、AlN、InN等之混合結晶。
    該閘極電極、該源極電極及該汲極電極之組態不限於在上述實施例中者。例如，它們可以由一單層構成。形成這些電極之方法不限於該剝離程序。在形成該源極電極及該汲極電極後退火可省略，只要可獲得該歐姆特性即可。該閘極電極可被退火。
    在該等實施例中，該基材可以是一碳化矽(SiC)基材，一藍寶石基材，一矽基材，一GaN基材，一GaAs基材等。該基材可以是導電，半絕緣及絕緣基材中任一種。各層之厚度、材料等不限於上述實施例。
    接著，說明由發明人進行之實驗。 (第一實驗)
    測量圖1所示之參考例、第一實施例及第二實施例之三端子特性。結果顯示在圖17A至圖17C中。圖17A顯示圖1所示之參考例之三端子特性，圖17B顯示第一實施例之三端子特性，且圖17C顯示第二實施例之三端子特性。此外，這些圖表之一水平軸代表一源極-汲極電壓Vds，且一垂直軸代表一源極-汲極電流Ids。
    如圖17A至圖17C所示，與該參考例比較，在該第一實施例及該第二實施例中大幅抑制電流崩潰。此外，亦確認該寄生電容Cds及該寄生電容Cgs由一S參數之測量結果幾乎減少一半。 (第二實驗)
    在一第二實驗中，實施有關一電子濃度分布之一模擬。有關對應於第一實施例之形成該單一凹部32(請參閱圖2A)之一結構的結果係顯示在圖18A中。有關對應於第二實施例之連續形成深度互相不同之兩凹部32a與32b(請參閱圖4)之一結構的結果係顯示在圖18B中。有關對應於第三實施例之互相分開地形成之兩凹部32c與32d(請參閱圖6)之一結構的結果係顯示在圖18C中。圖18A至圖18C中之粗線代表由該化合物半導體層之表面開始之一電子濃度之一區域的深度係1×1013cm-3，且粗線之梯度與該電場強度相關。由該模擬結果可明顯看出與對應於第一實施例之結構，對應於第二與第三實施例之結構有助於減少電場強度。
    依據上述化合物半導體裝置等，該適當凹部形成在該化合物半導體堆疊結構之表面上，且因此，可獲得高增益同時抑制一電流崩潰。
    11‧‧‧基材
    12‧‧‧化合物半導體堆疊結構
    12a‧‧‧緩衝層
    12b‧‧‧電子輸送層
    12c‧‧‧電子供應層
    12d‧‧‧表面層
    12d1‧‧‧下層
    12d2‧‧‧中間層
    12d3‧‧‧上層
    13‧‧‧閘極電極
    14d‧‧‧汲極電極
    14s‧‧‧源極電極
    15‧‧‧絕緣膜
    18‧‧‧元件隔離區域
    19‧‧‧絕緣膜
    21,22,23,24,25,26,27‧‧‧抗蝕圖案
    21a,22a,23a,24a,25a,26a,27a‧‧‧開口
    31d,31s,32‧‧‧凹部
    32a,32b,32b',32c,32d‧‧‧凹部
    33‧‧‧開口
    34‧‧‧閘極凹部
    41,42‧‧‧空乏層
    111‧‧‧基材
    112a‧‧‧緩衝層
    112b‧‧‧電子輸送層
    112c‧‧‧電子供應層
    112d‧‧‧表面層
    113‧‧‧閘極電極
    114d‧‧‧汲極電極
    114s‧‧‧源極電極
    115‧‧‧絕緣膜
    116‧‧‧場板
    118‧‧‧元件隔離區域
    119‧‧‧絕緣膜
    131s,131d‧‧‧凹部
    133‧‧‧開口
    210‧‧‧HEMT晶片
    226d‧‧‧汲極墊
    226g‧‧‧閘極墊
    226s‧‧‧源極墊
    231‧‧‧模製樹脂
    232d‧‧‧汲極引線
    232g‧‧‧閘極引線
    232s‧‧‧源極引線
    233‧‧‧焊墊(晶粒墊)
    234‧‧‧晶粒附接劑
    235d,235g,235s‧‧‧線
    250‧‧‧PFC電路
    251‧‧‧開關元件(電晶體)
    252‧‧‧二極體
    253‧‧‧扼流線圈
    254,255‧‧‧電容器
    256‧‧‧二極體電橋
    257‧‧‧AC電源(AC)
    260‧‧‧全橋式反相器電路
    261‧‧‧一次側電路
    262‧‧‧二次側電路
    263‧‧‧變壓器
    264a,264b,264c,264d‧‧‧開關元件
    265a,265b,265c‧‧‧開關元件
    271‧‧‧數位預失真電路
    272a,272b‧‧‧混合器
    273‧‧‧功率放大器
    Cgs,Cds‧‧‧寄生電容
    Ids‧‧‧源極-汲極電流
    Vds‧‧‧源極-汲極電壓
    圖1是顯示一參考例之一結構的截面圖；圖2A是顯示依據一第一實施例之一化合物半導體裝置之一結構的截面圖；圖2B是顯示依據第一實施例之化合物半導體裝置之一配置的圖；圖3A至圖3M是顯示依製程順序製造依據第一實施例之一方法的截面圖；圖4是顯示依據一第二實施例之一化合物半導體裝置之一結構的截面圖；圖5A至圖5D是顯示依製程順序製造依據第二實施例之一方法的截面圖；圖6是顯示依據一第三實施例之一化合物半導體裝置之一結構的截面圖；圖7是顯示依據一第四實施例之一化合物半導體裝置之一結構的截面圖；圖8A至圖8K是顯示依製程順序製造依據第四實施例之一方法的截面圖；圖9是顯示依據一第五實施例之一化合物半導體裝置之一結構的截面圖；圖10是顯示依據一第六實施例之一化合物半導體裝置之一結構的截面圖；圖11是顯示當一MIS結構應用於第五實施例時獲得之一結構的截面圖；圖12是顯示當一MIS結構及一閘極凹部應用於第二實施例時獲得之一結構的截面圖；圖13是顯示依據一第七實施例之一獨立封裝體之圖；圖14是顯示依據一第八實施例之一功率因子修正(PFC)電路之配線圖；圖15是顯示依據一第九實施例之一電源供應設備之配線圖；圖16是顯示依據一第十實施例之一高頻放大器之配線圖；圖17A至圖17C係顯示一第一實驗之結果的圖；及圖18A至圖18C係顯示一第一實驗之結果的圖。
    11‧‧‧基材
    12‧‧‧化合物半導體堆疊結構
    12a‧‧‧緩衝層
    12b‧‧‧電子輸送層
    12c‧‧‧電子供應層
    12d‧‧‧表面層
    13‧‧‧閘極電極
    14d‧‧‧汲極電極
    14s‧‧‧源極電極
    15‧‧‧絕緣膜
    18‧‧‧元件隔離區域
    19‧‧‧絕緣膜
    31d,31s,32‧‧‧凹部
    33‧‧‧開口
    41,42‧‧‧空乏層
    权利要求:
    Claims (20)
    [1] 一種化合物半導體裝置，包含：一基材；一氮化物化合物半導體堆疊結構，其係形成在該基材上或上方；及一閘極電極、一源極電極與一汲極電極，其等係形成在該化合物半導體堆疊結構上或上方，其中在一平面圖中位在該閘極電極與該汲極電極間之一凹部係形成在該化合物半導體堆疊結構之一表面上。
    [2] 如申請專利範圍第1項之化合物半導體裝置，其中該化合物半導體堆疊結構包含：一氮化物電子輸送層；一氮化物電子供應層，其係形成在該電子輸送層上或上方；及一氮化物表面層，其係形成在該電子供應層上或上方，其中該凹部係形成在該表面層上。
    [3] 如申請專利範圍第2項之化合物半導體裝置，其中該表面層包括一GaN層，且該GaN層出現在該凹部之一底面上。
    [4] 如申請專利範圍第1至3項中任一項之化合物半導體裝置，其中多數深度互相不同之階部以一連接該閘極電極及該汲極電極之方向存在該凹部。
    [5] 如申請專利範圍第1至3項中任一項之化合物半導體裝置，其中該凹部係形成為在連接該閘極電極及該汲極電極之方向上分成多數段。
    [6] 如申請專利範圍第2或3項之化合物半導體裝置，其中該表面層包含：一GaN下層；一AlGaN中間層，其係形成在該下層上；及一GaN上層，其係形成在該中間層上。
    [7] 如申請專利範圍第1至3項中任一項之化合物半導體裝置，其中一閘極凹部形成在該化合物半導體堆疊結構之一表面上，且該閘極電極之一部份定位在該閘極凹部中。
    [8] 如申請專利範圍第1至3項中任一項之化合物半導體裝置，更包含一閘極絕緣膜，且該閘極絕緣膜係形成在該閘極電極與該化合物半導體堆疊結構之間。
    [9] 如申請專利範圍第1至3項中任一項之化合物半導體裝置，其中該凹部將一在該閘極電極與該汲極電極之間的區域在一平面圖中分成兩部份。
    [10] 一種電源供應設備，包含：一化合物半導體裝置，其包含：一基材；一氮化物化合物半導體堆疊結構，其係形成在該基材上或上方；及一閘極電極、一源極電極與一汲極電極，其等係形成在該化合物半導體堆疊結構上或上方，其中在一平面圖中位在該閘極電極與該汲極電極間之一凹部係形成在該化合物半導體堆疊結構之一表面上。
    [11] 一種放大器，包含：一化合物半導體裝置，其包含：一基材；一氮化物化合物半導體堆疊結構，其係形成在該基材上或上方；及一閘極電極、一源極電極與一汲極電極，其等係形成在該化合物半導體堆疊結構上或上方，其中在一平面圖中位在該閘極電極與該汲極電極間之一凹部係形成在該化合物半導體堆疊結構之一表面上。
    [12] 一種化合物半導體裝置之製造方法，包含：在一基材上或上方形成一氮化物化合物半導體堆疊結構；在該化合物半導體堆疊結構上或上方形成一閘極電極、一源極電極與一汲極電極；及在該化合物半導體堆疊結構之一表面上形成一凹部，且該凹部係在一平面圖中位在該閘極電極與該汲極電極間。
    [13] 如申請專利範圍第12項之化合物半導體裝置之製造方法，其中該形成該化合物半導體堆疊結構之步驟包含：形成一氮化物電子輸送層；在該電子輸送層上或上方形成一氮化物電子供應層；及在該電子供應層上或上方形成一氮化物表面層，其中該凹部係形成在該表面層上。
    [14] 如申請專利範圍第13項之化合物半導體裝置之製造方法，其中一GaN層形成為該表面層，且當形成該凹部時，該GaN層留在該凹部之一底面上。
    [15] 如申請專利範圍第12至14項中任一項之化合物半導體裝置之製造方法，其中多數階部設置在該凹部中，且該等階部之深度在一連接該閘極電極及該汲極電極之方向上互相不同。
    [16] 如申請專利範圍第12至14項中任一項之化合物半導體裝置之製造方法，其中該凹部係形成為在連接該閘極電極及該汲極電極之方向上分成多數段。
    [17] 如申請專利範圍第13或14項之化合物半導體裝置之製造方法，其中該形成該表面層之步驟包含：形成一GaN下層；在該下層上形成一AlGaN中間層；及在該中間層上形成一GaN上層。
    [18] 如申請專利範圍第12至14項中任一項之化合物半導體裝置之製造方法，更包含在該化合物半導體堆疊結構之一表面上形成一閘極凹部，其中該閘極電極之一部份係定位在該閘極凹部中。
    [19] 如申請專利範圍第12至14項中任一項之化合物半導體裝置之製造方法，更包含在該閘極電極與該化合物半導體堆疊結構之間形成一閘極絕緣膜。
    [20] 如申請專利範圍第12至14項中任一項之化合物半導體裝置之製造方法，其中該凹部係形成為將一在該閘極電極與該汲極電極之間的區域在一平面圖中分成兩部份。
    类似技术:
    公开号 | 公开日 | 专利标题
    TWI543367B|2016-07-21|化合物半導體裝置及其製造方法
    US9231075B2|2016-01-05|Semiconductor device including gate electrode provided over active region in p-type nitride semiconductor layer and method of manufacturing the same, and power supply apparatus
    TWI452696B|2014-09-11|化合物半導體裝置及其製造方法
    TWI472036B|2015-02-01|化合物半導體裝置及其製造方法
    US20130193485A1|2013-08-01|Compound semiconductor device and method of manufacturing the same
    US9184273B2|2015-11-10|Compound semiconductor device and method of manufacturing the same
    TWI550856B|2016-09-21|化合物半導體裝置及其製造方法
    KR101437274B1|2014-09-03|화합물 반도체 장치 및 그 제조 방법
    JP6703269B2|2020-06-03|化合物半導体装置及びその製造方法
    TWI470794B|2015-01-21|化合物半導體裝置及其製造方法
    TWI481034B|2015-04-11|化合物半導體裝置及其製造方法
    JP6372172B2|2018-08-15|化合物半導体装置及びその製造方法
    JP6839362B2|2021-03-10|半導体装置及びその製造方法
    JP6221345B2|2017-11-01|化合物半導体装置及びその製造方法
    JP6216559B2|2017-10-18|化合物半導体装置及びその製造方法
    同族专利:
    公开号 | 公开日
    CN103151370B|2016-02-17|
    KR101396099B1|2014-05-15|
    CN103151370A|2013-06-12|
    US20160204242A1|2016-07-14|
    JP5790461B2|2015-10-07|
    US9722037B2|2017-08-01|
    KR20130064012A|2013-06-17|
    TWI543367B|2016-07-21|
    US20130146889A1|2013-06-13|
    JP2013120854A|2013-06-17|
    US9324821B2|2016-04-26|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    TWI548087B|2014-06-06|2016-09-01|台達電子工業股份有限公司|半導體裝置與其之製造方法|
    TWI679770B|2018-12-26|2019-12-11|杰力科技股份有限公司|氮化鎵高電子移動率電晶體及其閘極結構|
    TWI680503B|2018-12-26|2019-12-21|杰力科技股份有限公司|氮化鎵高電子移動率電晶體的閘極結構的製造方法|
    TWI686873B|2019-05-09|2020-03-01|世界先進積體電路股份有限公司|半導體裝置及其製造方法|JPH10178024A|1996-12-18|1998-06-30|Matsushita Electric Ind Co Ltd|電界効果型トランジスタ及びその製造方法|
    JP4670121B2|1999-08-19|2011-04-13|富士通株式会社|半導体装置|
    US7298123B2|2000-02-08|2007-11-20|The Furukawa Electric Co., Ltd.|Apparatus and circuit for power supply, and apparatus for controlling large current load|
    JP2005159117A|2003-11-27|2005-06-16|Toshiba Corp|窒化物系半導体装置|
    JP2005203544A|2004-01-15|2005-07-28|Mitsubishi Electric Corp|窒化物半導体装置とその製造方法|
    JP5093991B2|2005-03-31|2012-12-12|住友電工デバイス・イノベーション株式会社|半導体装置|
    JP4967708B2|2007-02-27|2012-07-04|富士通株式会社|化合物半導体装置及びそれを用いたドハティ増幅器|
    JP4729067B2|2008-03-31|2011-07-20|古河電気工業株式会社|電界効果トランジスタ|
    JP5487613B2|2008-12-19|2014-05-07|富士通株式会社|化合物半導体装置及びその製造方法|
    JP5487631B2|2009-02-04|2014-05-07|富士通株式会社|化合物半導体装置及びその製造方法|
    JP5587564B2|2009-06-19|2014-09-10|ルネサスエレクトロニクス株式会社|電界効果トランジスタおよび電界効果トランジスタの製造方法|
    US8384129B2|2009-06-25|2013-02-26|The United States Of America, As Represented By The Secretary Of The Navy|Transistor with enhanced channel charge inducing material layer and threshold voltage control|
    JP5638225B2|2009-11-11|2014-12-10|三菱電機株式会社|へテロ接合電界効果トランジスタ及びその製造方法|
    JP5577681B2|2009-11-30|2014-08-27|住友電気工業株式会社|半導体装置|
    JP5703565B2|2010-01-12|2015-04-22|住友電気工業株式会社|化合物半導体装置|
    JP2011171595A|2010-02-19|2011-09-01|Fujitsu Ltd|化合物半導体装置の製造方法及び化合物半導体装置|
    JP5716737B2|2010-03-01|2015-05-13|富士通株式会社|化合物半導体装置及びその製造方法|
    KR101103774B1|2010-03-18|2012-01-06|페어차일드코리아반도체 주식회사|리세스 게이트 에지 구조의 질화물계 반도체 소자 및 그 제조 방법|JP6252122B2|2013-11-13|2017-12-27|富士通株式会社|半導体装置及び半導体装置の製造方法|
    JP6311668B2|2015-07-10|2018-04-18|株式会社デンソー|半導体装置|
    JP2019110273A|2017-12-20|2019-07-04|富士通株式会社|化合物半導体装置及びその製造方法|
    JP2019192698A|2018-04-19|2019-10-31|富士通株式会社|半導体装置、半導体装置の製造方法及び増幅器|
    WO2020100219A1|2018-11-13|2020-05-22|三菱電機株式会社|高周波増幅器および高周波増幅器モジュール|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    JP2011268237A|JP5790461B2|2011-12-07|2011-12-07|化合物半導体装置及びその製造方法|
    [返回顶部]